PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-060870

(43) Date of publication of application: 06.03.2001

(51)Int.Cl.

H03L 7/199

H03L 7/099 H03L 7/183

(21)Application number: 11-237432

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

24.08.1999


(72)Inventor: HIRANO SHUNSUKE

(54) FREQUENCY SYNTHESIZER DEVICE, FREQUENCY GENERATION METHOD AND MOBILE **RADIO UNIT**

(57)Abstract:

PROBLEM TO BE SOLVED: To shorten lock-up time of a frequency synthesizer.

SOLUTION: A 2nd frequency divider 4 is reset in response to an output signal U of a phase comparator 5 when the output signal of a 1st frequency divider 2 has a phase lag, and a 1st frequency divider 2 is reset in response to the output signal D of the comparator 5 when the output signal of the divider 4 has a phase lead. As the comparator 5 performs both phase comparison and frequency comparison at a time, the lock-up time of a frequency synthesizer device can be shortened.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-60870 (P2001-60870A)

(43)公開日 平成13年3月6日(2001.3.6)

(51) Int.Cl. ⁷		識別記号	FΙ		テーマコード(参考)
	7/199	W700 1 1 - 1	H03L	7/10	G 5J106
	7/099			7/08	F
	7/183			7/18	В


	•	審査請求 未請求 請求項の数7 〇L (全 9 ほ		
(21)出願番号	特願平11-237432	(71) 出願人 000005821		
		松下電器産業株式会社		
(22)出顧日	平成11年8月24日(1999.8.24)	大阪府門真市大字門真1006番地		
		(72)発明者 平野 俊介		
		神奈川県横浜市港北区綱島東四丁目3番		
		号 松下通信工業株式会社内		
		(74)代理人 100099254		
		弁理士 役 昌明 (外3名)		
		Fターム(参考) 5J106 AA04 BB01 CC01 CC24 CC41		
		CC53 DD08 DD32 DD43 CC01		
		GC09 HH01 HH03 HH09 HH10		
•		KKO3 KKO8 KK22 PPO3 QQ06		
		QQ09 RR12 RR20		

(54) [発明の名称] 周波数シンセサイザ装置、周波数生成方法、および移動無線機

(57)【要約】

【課題】 周波数シンセサイザ装置のロックアップタイムを短縮する。

【解決手段】 第1の分周器2の出力信号が位相遅れの時には位相比較器5の出力信号Uに応じて第2の分周器4をリセットし、第2の分周器4の出力信号が位相進み--の時には位相比較器5の出力信号Dに応じて第1の分周器2をリセットする。位相比較器で位相比較と周波数比較を同時に行うので、ロックアップタイムを短縮ことができる。



【特許請求の範囲】

電圧制御発振器と、前記電圧制御発振器 【請求項1】 の出力の周波数を分周した信号を出力する第1の分周器 と、基準信号の周波数を分周する第2の分周器と、前記 第1の分周器の出力信号と前記第2の分周器の出力信号 の位相を比較してその位相差を出力する位相比較器と、 前記位相比較器の出力信号をループフィルタを介して前 記電圧制御発振器に印加するチャージポンプとを備えた 周波数シンセサイザ装置において、前記第1の分周器の 出力信号の位相が前記第2の分周器の出力信号の位相に 対し進んでいる時は前記位相比較器の出力信号に応じて 前記第1の分周器の動作をリセットする第1のリセット 手段と、前記第1の分周器の出力信号の位相が前記第2 の分周器の出力信号の位相に対し遅れている時は前記位 相比較器の出力信号に応じて前記第2の分周器の動作を リセットする第2のリセット手段とを備え、前記第1お よび第2のリセット手段の動作をオン/オフする位相制 御信号を前記第1および第2のリセット手段に入力する ことを特徴とする周波数シンセサイザ装置。

【請求項2】 並列接続された複数のコンデンサを含む LC共振回路を具備した前記電圧制御発振器と、位相制 御信号と第1および第2のリセット手段の出力信号とに 応じて、前記複数のコンデンサの合成容量値を変化させ る制御信号と電圧発生手段を制御する信号とを出力する 周波数制御手段と、前記周波数制御手段の出力信号に応 じて直流電圧を前記電圧制御発振器に印加する前記電圧 発生手段とを備えたことを特徴とする請求項1記載の周 波数シンセサイザ装置。

【請求項3】 位相比較器の出力信号に応じて位相制御信号を生成することを特徴とする請求項1または2記載の周波数シンセサイザ装置。

【請求項4】 電圧制御発振器でその制御電圧端子に印 加される電圧に応じた周波数の信号を発振し、前記電圧 制御発振器の出力の周波数を分周した信号を第1の分周 器で出力し、基準信号の周波数を第2の分周器で分周 し、前記第1の分周器の出力信号と前記第2の分周器の 出力信号の位相を位相比較器で比較してその位相差を出 カし、前記位相比較器の出力信号をチャージポンプとル ープフィルタを介して前記電圧制御発振器の制御電圧端 子に印加する周波数生成方法において、前記第1の分周 器の出力信号の位相が前記第2の分周器の出力信号の位 相に対し進んでいる時は前記位相比較器の出力信号に応 じて前記第1の分周器の動作を第1のリセット手段でリ セットし、前記第1の分周器の出力信号の位相が前記第 2の分周器の出力信号の位相に対し遅れている時は前記 位相比較器の出力信号に応じて前記第2の分周器の動作 を第2のリセット手段でリセットし、前記前記第1の分 周器の出力信号と前記第2の分周器の出力信号の位相が 一致した時に前記第1および第2のリセット手段の動作 を停止させることを特徴とする周波数生成方法。

【請求項5】 電圧制御発振器は並列接続された複数のコンデンサを含むLC共振回路を備えたものとし、位相制御信号と第1および第2のリセット手段の出力信号とに応じて前記複数のコンデンサの合成容量値を変化させる制御信号と電圧発生手段を制御する信号とを周波数制御手段で出力し、前記周波数制御手段の出力信号に応じて前記電圧制御発振器の制御電圧端子に前記電圧発生手段で直流電圧を印加することを特徴とする請求項4記載の周波数生成方法。

2

10 【請求項6】 前記位相比較器の出力信号に応じて前記 位相制御信号を生成することを特徴とする請求項4また は5記載の周波数生成方法。

【請求項7】 請求項1乃至3記載の周波数シンセサイ ザ装置を備えたことを特徴とする移動無線機。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、移動無線機等に使用して好適な周波数シンセサイザ装置に関し、特にロックアップタイムが短かく、良好なC/N特性を持ち、出力周波数範囲の広い電圧制御発振器を低コストで集積化できるようにした周波数シンセサイザ装置に関するものである。

[0002]

20

30

【従来の技術】携帯電話機のような移動無線機の場合、 周波数シンセサイザ装置は基準信号から任意の局部発振 周波数を作り出すために使用される。

【0003】一般に携帯電話機のような移動無線機で使用される周波数シンセサイザ装置は、図7に示すように、周波数制御電圧(以下、Vt)に応じた周波数の信号を発振する電圧制御発振器1と、電圧制御発振器1の出力信号(以下、fvco)の周波数を分周する第1の分周器2と、基準信号源3の出力信号(以下、fosc)の周波数を分周する第2の分周器4と、第1の分周器2の出力信号(以下、fdiv)と第2の分周器4の出力信号(以下、fref)との位相を比較して位相差を出力する位相比較器5と、位相比較器5の出力信号を電圧または電流に変換するチャージポンプ6と、チャージポンプ6の出力信号を平均化するループフィルタ7とを備えている。

【0004】図8は、図7の周波数シンセサイザ装置の 40 動作を示すタイミングチャートである。位相比較器5は frefとfdivの立ち下がりエッジの位相差に応じた出力信号UとDを出力する。frefに対しfdivが位相遅れの場合 (図8中の)はパルス信号Uを出力し、チャージポンプ6を介してループフィルタ7に電荷を充電し、電圧制御発振器1の出力周波数を高くする。反対に、frefに対しfdivが位相進みの場合(図8中の)はパルス信号Dを出力し、チャージポンプ6を介してループフィルタ7より電荷を放電し、電圧制御発振器1の出力周波数を低くする。このように周波数シンセサイザ装置は負帰還ループを構成しており、最終的にfrefとfdivの位相が一致

したところで位相ロックし、電圧制御発振器1の出力周波数は安定する。以下、電圧制御発振器の出力信号の周波数を変更するために、第1の分周器2の分周比を変更してから位相ロックするまでの過程を引き込み過程、その時間をロックアップタイムと呼ぶ。

【0005】このような周波数シンセサイザ装置では、引き込み過程において、図8の区間 で示した部分のように周波数がほとんど一致しているにもかかわらず位相が大きく異なる瞬間が存在する。このような場合、位相を一致させるように周波数シンセサイザ装置の負帰還ループが動くためにループフィルタの電荷が再度充放電され、ほとんど一致していた周波数から離れてしまいロックアップタイムが十分に短縮できないという問題がある。

【0006】これを解決するために、特開平5-48450号公報で開示されている位相整合機能を備えた周波数シンセサイザ装置がある。図9にその構成を示す。この図において、図7と同じ構成要素には同じ番号を付加して説明は省略する。

【0007】この周波数シンセサイザ装置は、位相比較 20 器5の動作状態からロックまたはアンロックを判定するロック検出回路8と、基準信号foscをクロックとしてfrefとfdivの周波数を比較する周波数比較器9とを備え、周波数比較器9の出力で第1の分周器2と第2の分周器4がリセットされる点が図7の周波数シンセサイザ装置とは異なる。

【0008】図9に示した周波数シンセサイザ装置の動

 $fvco = 1 / 2 \pi \int L[(C0+C1 \cdot Cv/(C1+Cv)]$

【0011】この電圧制御発振器を図7の周波数シンセサイザ装置に用いた場合、可変容量ダイオードCvに周波 30数制御電圧Vtが印加され、これにより可変容量ダイオードの容量値が変化し、その結果発振周波数fvcoが変化する。

[0012]

【発明が解決しようとする課題】携帯電話機のような移動無線機で使用される周波数シンセサイザ装置には、待ち受け時間の延長の目的から待ち受け時の動作時間比率を下げるためにロックアップタイムの短縮が、また通信品質の面から高C/N特性が、さらに移動無線機の小型化および低コスト化の目的から周波数シンセサイザ装置の構成要素のICチップ上への集積化が要請されている。

【0013】上記のような位相整合機能を備えた周波数シンセサイザ装置において、周波数検出回路9では基準信号foscをクロックとしてfrefとfdivの周波数を比較する。このとき、frefとfdivの周波数は実際には非常に近いので、基準信号foscで精度良く周波数差を検出することは難しく、周波数が一致していないのに第1および第2の分周器をリセットしてしまう場合がある。この場合、位相誤差および周波数誤差が残ってしまうため、十

作を説明する。ロック検出回路8は、frefとfdivの位相が一致したときにロック信号を出力する。周波数比較器9は、frefとfdivの周波数差を検出する。引き込み過程において、図8の区間で示した部分のように周波数はほぼ一致しているが位相が一致していない(アンロック)場合、第1の分周器2と第2の分周器4を強制的にリセットする。この時、周波数はほぼ一致しているため、分周開始時点の位相を一致させれば分周出力の位相は一致することになる。これにより、チャージポンプからの電荷の出し入れが無くなり、周波数が再度離れるということが無くロックアップタイムを短縮することができる。

【0009】図10は、特開平10-261918号公報で開示されている電圧制御発振器の原理を表す回路図である。この回路は、並列接続されたコンデンサC0と負性抵抗部-RとインダクタLと、縦続接続されたコンデンサC1と可変容量ダイオードCvを備えており、コンデンサC1と可変容量ダイオードCvの縦続接続はコンデンサC0と並列に接続されている。

2 【0010】次に図10の動作について説明する。負性抵抗部-R、コンデンサCO、インダクタLの並列接続部分は、電源電圧を供給されたトランジスタ等の電力を生成する能動素子を有した並列共振回路であり、負性抵抗部-Rは電力を生成するという意味で通常の抵抗とは異なる。この電圧制御発振器の発振周波数は、式(1)で表される。

... (1)

分にロックアップタイムを短縮できないという問題がある。fref、fdivのパルスを積分することで検出精度を上げることができるが、検出時間がかかるため結果的にロックアップタイムが長くなってしまうという問題がある。

【0014】また、電圧制御発振器の出力周波数範囲を 広くするためには、制御感度(1ボルトあたり発振周波 数の変化幅、単位[Hz/V]) を高くする必要があり、可変 容量ダイオードに容量変化幅(印加電圧に対する容量値 の変化幅)の大きいをもの使用しなければならない。し かし電圧制御発振器をICチップ上に集積化する場合 は、コンデンサに比べて可変容量ダイオードの方が単位 40 容量が小さいため、容量変化幅を大きくするには可変容 量ダイオードの面積を大きくしなければならず、ICチ ップ面積が大きくなりコストの増大を招くという問題が ある。さらに可変容量ダイオードの面積を大きくすると 半導体基板との間の寄生容量も増加してしまい、容量変 化幅として十分大きくとれない。このため、発振周波数 範囲の広い用途では集積化できないという問題がある。 【0015】そして、電圧制御発振器の制御感度を高く

するとC/N特性が劣化するという問題もある。

50 【0016】本発明の目的は、上記従来の問題点を解決

し、ロックアップタイムが短かく、良好なC/N特性を 持ち、出力周波数範囲の広い電圧制御発振器を低コスト で集積化した周波数シンセサイザ装置を提供することで ある。

[0017]

【課題を解決するための手段】本発明の周波数シンセサ イザ装置は、電圧制御発振器と、前記電圧制御発振器の 出力の周波数を分周した信号を出力する第1の分周器 と、基準信号の周波数を分周する第2の分周器と、前記 第1の分周器の出力した信号と前記第2の分周器の出力 10 した信号の位相を比較してその位相差を出力する位相比 較器と、前記位相比較器の出力した信号をループフィル タを介して前記電圧制御発振器に印加するチャージポン プとを備えた周波数シンセサイザ装置において、前記第 1の分周器の出力信号の位相が前記第2の分周器の出力 信号の位相に対し進んでいる時は前記位相比較器の出力 信号に応じて前記第1の分周器の動作をリセットする第 1のリセット手段と、前記第1の分周器の出力信号の位 相が前記第2の分周器の出力信号の位相に対し遅れてい る時は前記位相比較器の出力信号に応じて前記第2の分 周器の動作をリセットする第2のリセット手段とを備 え、前記第1および第2のリセット手段の動作をオン/ オフする位相制御信号を前記第1および第2のリセット --手段に入力する構成を有する。この構成により、前記第一 1の分周器と前記第2の分周器の出力信号の周波数が一 致する時は必ず位相も一致するため、ロックアップタイ ムを短縮することができる。

【0018】また、本発明の周波数シンセサイザ装置は、並列接続された複数のコンデンサを含むLC共振回路を具備した前記電圧制御発振器と、位相制御信号と第1および第2のリセット手段の出力信号とに応じて、前記複数のコンデンサの合成容量値を変化させる制御信号と電圧発生手段を制御する信号とを出力する周波数制御手段と、前記周波数制御手段の出力信号に応じて高速を前記電圧制御発振器に印加する前記電圧発生手段を備えた構成を有する。この構成により、広い周波数範囲での動作が必要な用途においても、可変容量ダイオードの面積を大きくせずに、C/N特性の良好な電圧制御発振器をICチップ上に低コストで集積化することができる

【0019】さらに、本発明の周波数シンセサイザ装置は、前記位相比較器の出力信号に応じて前記位相制御信号を制御する構成を有する。この構成により、外部からの制御が不要になり、制御を簡素化することができる。

【0020】また、本発明の移動無線機は、これらの周波数シンセサイザ装置を備えた構成を有する。この構成により、待ち受け時間が長く、小型且つ安価で、通信品質を良好にすることができる。

[0021]

【発明の実施の形態】以下本発明の実施の形態につい

て、図1〜図6を用いて詳細に説明する。なお、図7と図10に示した従来技術における構成要素と同一の構成要素には同一の符号を付すことで詳細な説明は省略する。

6

【0022】(第1の実施の形態)本発明の第1の実施の形態では、引き込みの過程において、常に第1および第2の分周器の動作開始時刻を合わせ、frefとfdivの周波数が一致する時は必ず位相も一致するように構成することで、ロックアップタイムを短縮した。

【0023】図1は、本発明の第1の実施の形態の周波数シンセサイザ装置の回路構成を示すプロック図である。この周波数シンセサイザ装置は、位相比較器5の出力信号Dと外部からの位相制御信号との論理積を第1の分周器2のリセット端子に入力するANDゲート10と、位相比較器5の出力信号Uと外部からの位相制御信号との論理積を第2の分周器4のリセット端子に入力するANDゲート11を備えている点が、図7に示した従来の周波数シンセサイザ装置と異なる。

【0024】以下、動作について説明する。図2は図1の周波数シンセサイザ装置の動作を表すタイミングチャートである。引き込み過程では位相制御信号はHレベルにしておく。位相比較器5はfrefとfdivの立ち下がりエッジの位相差に応じた出力信号UとDを出力する。

【0025】frefに対しfdivが位相遅れの場合(図2中の)は、frefの立ち下がりエッジのタイミングで立ち上がり、fdivの立ち下がりエッジのタイミングで立ち下がるパルス信号Uを出力し、チャージポンプ6を介してループフィルタ7に電荷を充電することで、電圧制御発振器1の出力周波数を高くする。一方、パルス信号UはANDゲート11を介して第2の分周器4を強制的にリセットし、信号UがLレベルになると同時に第2の分周器4のリセットが解除され、第1の分周器2と第2の分周器4は同時に分周を開始する。次のfrefとfdivの立ち下がりエッジは、周波数が低い方が必ず後に来る。

【0026】frefに対しfdivが位相進みの場合(図2中の)は、fdivの立ち下がりエッジのタイミングで立ち上がり、frefの立ち下がりエッジのタイミングで立ち下がるパルス信号Dを出力し、チャージポンプ6を介してループフィルタ7より電荷を放電することで、電圧制御 移振器1の出力周波数を低くする。一方、パルス信号DはANDゲート10を介して第1の分周器2を強制的にリセットし、信号Dがレレベルになると同時に第1の分周器2のリセットが解除され、第1の分周器2と第2の分周器4は同時に分周を開始する。次のfrefとfdivの立ち下がりエッジは、周波数が低い方が必ず後に来る。

【0027】frefとfdivの位相が一致したところで、位相制御信号をレレベルにすると、第1の分周器2と第2の分周器4にリセットがかからなくする。この時の動作は図7の従来の周波数シンセサイザ装置と全く同じにな50 り、電圧制御発振器1の出力周波数は安定する。

【0028】引き込みの過程において、常に第1および 第2の分周器の動作開始時刻を合わせるため、位相比較 器5は位相比較と周波数比較を同時に行っていることに なる。したがって、frefとfdivの周波数が一致する時は 必ず位相も一致する。

【0029】ここで、位相制御信号は、タイマ等を用い て周波数シンセサイザ装置外部から供給しても良いが、 第1および第2の分周器の分周開始時刻が一致している ために、信号U、Dのパルス幅をモニタすれば正確に位 相差を検出できる。したがって、このモニタ出力を利用 することで容易に位相制御信号を生成できる。この場合 外部からの位相制御信号を供給する手段が不要になるた め、制御系の構成が簡素化される。

【0030】なお、ここでは信号U、DがHレベルの区 間で第1または第2の分周器にリセットをかけ続けるよ うに説明したが、比較周器毎にそれぞれの分周器の分周 動作時刻を一致させるものであれば他の構成でも同様に 実現可能である。また、位相制御信号、リセット信号、 fref、fdiv、U、Dの信号の論理は上記説明通りでなく ても同様に実現可能である。

【0031】上記のように本発明の第1の実施の形態で は、周波数シンセサイザ装置を、fdivが位相遅れの時に は信号Uに応じて第2の分周器4をリセットし、frefが 位相進みの時には信号Dに応じて第1の分周器2をリセ ットする構成としたことにより、引き込み過程において は第1の分周器2と第2の分周器4が同時に分周動作を 開始するため、位相比較器5で位相比較と周波数比較を 同時に行うことができる。これによりfrefとfdivの周波 数が一致する時は必ず位相も一致するため、ロックアッ プタイムを短縮することができる。

【0032】また、このような周波数シンセサイザ装置 を移動無線機で使用した場合は、待ち受け時の動作時間 比率を下げられ平均消費電力を少なくできるため、待ち

 $fvco = 1 / 2 \pi \sqrt{L[C0+C2+C1 \cdot Cv2/(C1+Cv2)]} \cdots (3)$

【0038】式(2)、式(3)において発振周波数を 等しくするためにC2は下記の式(4)、したがって、下

 $C1 \cdot Cv1/(C1+Cv1) = C2+C1 \cdot Cv2/(C1+Cv2)$

 $C2 = C1^2 (Cv1-Cv2) / (C1+Cv1) (C1+Cv2)$

記の式 (5) を満たす値に設定する。

【0039】以下同様に考えて、下記の式(6)のよう

 $C2 = C3 = C4 = C5 = C1^{2}(Cv_{1} - Cv_{2}) / (C_{1} + Cv_{1})(C_{1} + Cv_{2}) \cdots (6)$

SW1、SW2がオンの時は特性3、SW1~SW3がオンの時は特 性4、SW1~SW4がオンの時は特性5のようになる。これ により、VtとCNT1~CNT4の制御で発振周波数は、図5の ようにVt=0の時のfLから、Vt=VHの時のfHまで変化す

【0040】図6は、図3の周波数シンセサイザ装置の 動作を示すタイミングチャートである。図5におけるfA からfBへの周波数変更を例に、図6を用いて動作を説明

【0041】周波数変更を行う場合、第1分周器2に設

受け時間を長くすることができる。

【0033】(第2の実施の形態)本発明の第2の実施 の形態では、可変容量ダイオードの印加電圧を変更する 以外に複数のコンデンサの合成容量値を位相比較器の出 力信号に応じて変化させられる電圧制御発振器を備えた ことで、電圧制御発振器の制御感度が低くても広い周波 数範囲をカバーできるようにした。

8

【0034】図3は、本発明の第2の実施の形態の周波 数シンセサイザ装置の構成を示すブロック図である。こ の周波数シンセサイザ装置は、周波数制御電圧Vtと制御 信号CNT1~CNT4に応じて出力の周波数が変化する電圧制 御発振器14と、ANDゲート10およびANDゲート11の 出力信号に応じて、電圧制御発振器1に制御信号CNT1~ CNT4と電圧発生手段13のスイッチSW13を制御する信号CN TSWを出力する周波数制御手段12と、SW13を介して電圧 制御発振器14の周波数制御端子に電圧V2を印加する電圧 発生手段13とを備えている点が、図1に示した第1の実 施の形態と異なる。

【0035】電圧制御発振器14の原理を表す回路図を図 20 4に示す。制御信号CNT1~CNT4で制御されるスチッチSW 1~SW4と、スイッチSW1~SW4とそれぞれ従属に接続され るコンデンサC2~C5を備えている点が図10の構成とは 異なる。

【0036】図5は、図4の電圧制御発振器の動作を示 す制御電圧対発振周波数特性である。以下、図5を用い て図4の動作について説明する。制御電圧Vtに電圧V1、 V2が印加されたときの可変容量ダイオードCvの容量値が それぞれCv1、Cv2とする。Vt=V1で、SW1~SW4が全てオ フの時は(図5の特性1)、この電圧制御発振器の発振 30 周波数は下記の式(2)で表される。

 $fvco = 1 / 2 \pi \sqrt{L[C0+C1 \cdot Cv1/(C1+Cv1)]}$... (2) 【0037】Vt=V2で、SW1がオン(図5の特性2)する と発振周波数は下記の式(3)で表される。

... (4)

... (5)

にコンデンサの値を設定すると、

定する分周比を変更する。この時に分周比データを格納 するためのトリガ信号が図6の周波数変更指令となる。 そして、周波数変更指令入力後の最初のfdivの立ち下が りエッジで第1の分周器2の分周比が変更されると同時 に位相制御信号をHレベルにする。また、周波数制御手 段12は、CNT1~CNT4の制御でSW1~SW4をオフ、SW13をオ ンにする。これによって、電圧制御発振器1の制御電圧 VtとしてV2が印加されるので、fvco=f6となる。

【0042】fB<fvcoの間はfref<fdivであるため、位 相比較器5より信号Dが出力される。信号Dが出力され

るとANDゲート10を介して周波数制御手段12により、 SW1からSW2、SW3、SW4と順にオフのスイッチをオンさせ る制御信号CNT1~CNT4を出力する。これに伴いfvcoはf 5、f4、f3、f2と変化する。

【0043】fB>fvcoになると、fref>fdivであるた め、位相比較器5より信号Uが出力される。信号UはA NDゲート11を介して周波数制御手段12により、SW4か らSW3、SW2、SW1と順にオンのスイッチをオフさせる制 御信号CNT1~CNT4を出力する。この場合、SW4がオフに なりfvco=f3となる。信号UがLレベルに下がる時にSW 13をオフにし、CNT1~CNT4を保持する。この後は図1の 第1の実施の形態の周波数シンセサイザ装置と同様の動 作で位相同期に至る。

【0044】なお、電圧発生手段13で、Vtに電圧V2を印 加してSW1~SW4を全てオフの状態したところから引き込 み動作開始するように説明したが、Vtに電圧V1を印加し てSW1~SW4を全てオンの状態から引き込み動作を開始し ても同様に実現可能である。

【0045】また、ここでは電圧制御発振器14は4本の 制御信号で周波数帯域を切り換えるように説明したが、 制御信号の数は他の値でも同様に実現可能である。

【0046】さらに、制御信号CNT1~CNT4によりコンデ ンサの合成容量値を変更するように説明したが、インダ クタのインダクタンスや可変容量ダイオードの容量値を 変更しても同様に実現可能である。勿論、コンデンサの 合成容量値の変更との組み合わせでも良い。

【0047】また、位相制御信号、リセット信号、fre f、fdiv、U、D、CNT1~CNT4の信号の論理は上記説明 通りでなくても同様に実現可能である。

【0048】上記のように本発明の第2の実施の形態で は、周波数シンセサイザ装置を、可変容量ダイオードの 印加電圧を変更する以外に複数のコンデンサの合成容量 値を位相比較器5の出力信号に応じて変化させられる電 圧制御発振器を備えたことで、電圧制御発振器の制御感 度が低くても広い周波数範囲をカバーできるため、可変 容量ダイオードの容量変化幅を小さくすることができ る。これにより、広い周波数範囲での動作が必要な用途 においても、電圧制御発振器をICチップ上に集積化す ることが可能で、更に、可変容量ダイオイードの面積が 小さくてすみ、ICチップ面積を小さくできるためコス トの増大を抑えられる。

【OO49】また、電圧制御発振器の制御信号CNT1~CN T4は周波数シンセサイザ装置の動作状態に応じて設定さ れるので、外部からCPU等の制御回路を用いて制御す る必要がない。特に、上記周波数シンセサイザ装置を集 積化した場合は制御信号CNT1~CNT4は集積回路外に出な いので、他からのノイズの混入を防止することができ

【0050】さらに、位相ロック時においては電圧制御 発振器の制御感度は低いので、良好なC/N特性も得ら 50 10、11 ANDゲート

れる。

【0051】勿論、引き込みの過程で、CNT1~CNT4の状 態が決まった後は第1の実施の形態と同じ動作を行うた めロックアップタイムも短縮することができる。

10

【0052】また、このような周波数シンセサイザ装置 を移動無線機で使用した場合は、待ち受け時の動作時間 比率を下げられ平均消費電力を少なくできる。したがっ て、待ち受け時間が長く、電圧制御発振器を集積化でき るため小型かつ安価で、C/N特性が良好で通信品質の 10 良い移動無線機を提供することができる。

100531

【発明の効果】以上説明したように、本発明により、ロ ックアップタイムが短かく、良好なC/N特性を持ち、 出力周波数範囲の広い電圧制御発振器を低コストで集積 化した周波数シンセサイザ装置を得ることができるとい う効果が得られる。

【0054】また、本発明により、待ち受け時間が長 く、小型かつ安価で、通信品質の良い移動無線機を得る ことができるという効果が得られる。

【図面の簡単な説明】 20

【図1】本発明の第1の実施の形態の周波数シンセサイ ザ装置のブロック図、

【図2】本発明の第1の実施の形態の動作を説明するた めのタイミングチャート、

【図3】本発明の第2の実施の形態の周波数シンセサイ ザ装置のブロック図、 . . .

【図4】本発明の第2の実施の形態における電圧制御発 振器の原理を示す回路図、

【図5】本発明の第2の実施の形態における電圧制御発 30 振器の動作を示す制御電圧対発振周波数特性図、

【図6】本発明の第2の実施の形態の動作を説明するた めのタイミングチャート、

【図7】従来の周波数シンセサイザ装置のブロック図、

【図8】従来の周波数シンセサイザ装置の動作を説明す るタイミングチャート、

【図9】従来の位相整合機能を備えた周波数シンセサイ ザ装置のブロック図、


【図10】従来の周波数シンセサイザ装置における電圧 制御発振器の原理を示す回路図である。

40 【符号の説明】


- 1 電圧制御発振器
- 2 第1の分周器
- 3 基準信号源
- 4 第2の分周器
- 5 位相比較器
- 6 チャージポンプ
- ループフィルタ
- ロック検出回路
- 周波数比較器

12 周波数制御手段


13 電圧発生手段



【図2】




【図3】




۷t


【図5】 【図4】 ,特性 1 - SW1~SW4オフ co sw4 sw3 sw2 sw1 去cv 特性 2 SW1オン 特性 3 SW1,SW2:オン -OCNT1 -OCNT2 -OCNT3 -OCNT4 極烈魔 特性 4 -SW1~SW3:オン 特性 5 SW1~SW4オン f2 1 VH V2 ò V1



【図7】



【図8】



【図9】

